[一覧に戻る]

マルチモーダル製品のHSIF(高速インターフェース)回路のIC開発・設計

職種
設計開発
勤務地
京都

仕事内容・応募要件

【募集背景】

当社では、マルチモーダルセンシング市場に向けた次世代LSIの新規事業を立ち上げました。

この事業は、北米のGAFAMをはじめとするグローバル顧客から高い関心を集めており、初の商品化と販売達成に至っています。

現在は少数精鋭の体制で事業開発を進めていますが、今後の事業成長に向けて、LSI開発において即戦力となる人材を広く募集いたします。

最先端技術に挑戦し、グローバル市場での競争力を高めるために、あなたの力をぜひお貸しください。


【仕事内容】

マルチセンサ対応ICにおけるHSIF(高速インターフェース)回路の設計・開発

USB、MIPI、シリアル高速IF等のRTL設計(Verilog / SystemVerilog)

プロトコル制御ロジックおよびPHY周辺デジタル回路設計

ARM搭載SoCにおけるバス接続・データ転送制御(DMA等)の設計

シミュレーション・検証環境の構築および機能/性能検証

アナログ特性評価(SI/PI、ジッタ、アイパターン評価 等)


【本ポジションにおける魅力】

当社は業界トップクラスの画像信号処理と高速信号IF技術を有しており、マルチモーダルセンシング機器市場に向けて新規事業を立ち上げました。

我々は急成長が見込まれるこの市場で、グローバルシェアNo.1を目指しています。最先端技術を用いた新規事業に挑戦し、当社事業の成長と自己実現を目指しましょう。


【必須要件】

[経験]

・RTL設計経験(Verilog または SystemVerilog)

・デジタル回路設計の実務経験(ASIC/SoC)

・高速インターフェース(いずれか)の設計または理解(USB / MIPI / SerDes / PCIe 等)

・回路評価・デバッグの基本スキル(オシロスコープ等)

[語学]

・TOECI 750点以上

・英語または中国語での技術コミュニケーション能力(会話・メール)


【歓迎要件】

[経験]

・HSIF(High-Speed Interface)設計の実務経験

・PHY層またはアナログフロントエンドとの協調開発経験

・SI(Signal Integrity)/ PI(Power Integrity)解析・評価経験

・UVM等による検証経験

・FPGAプロトタイピング経験

・SoC統合経験(バスアーキテクチャ理解含む)

・低消費電力設計(クロック制御、電源管理)

[語学]

・TOEIC 800点以上、または、相当する中国語

勤務形態

正社員

勤務時間

【勤務時間】

8時30分~17時

※神奈川のみ9時~17時30分

※フレックスタイム制度有り(標準労働時間/1日7時間45分)

※在宅勤務制度あり

休日・休暇

【休日】

完全週休2日制(土曜日・日曜日)、祝日、年末年始、夏季、年次有給

[年間休日127日(2025年度)]


【特別休暇】

年次有給休暇(入社後10日~、翌年度以降最高25日、※翌年度まで繰越可、時間単位取得可)

ファミリーサポート休暇、慶弔休暇、長期節目休暇 など

給与・昇給

【給与・昇給】

想定年収:550万円〜1150万円

※試用期間:3ヶ月(同額支給)

※昇給:年1回

※上記はあくまでも目安であり、正式には社内規定やご経験、前職給与額などに沿って決定いたします。